DRAC

Disseny d'acceleradors basats en la tecnologia RISC per a la propera generació de computadors (DRAC).

Els acceleradors es basen en la tecnologia RISC-V, un repertori d'instruccions (Instruction Set Architecture o ISA) de codi obert definit per la RISC-V Foundation.

Més de 100 institucions d'arreu del món (universiats, centres de recerca, empreses...) donen suport actualment al desenvolupament d'aquesta tecnologia.

L'aliança DRAC en crearà uns acceleradors aplicats a sectors emergents com la seguretat, la medicina personalitzada (mitjançant la genòmica) o la conducció autònoma.

Actualitat del projecte

Logo DRAC

Entitat coordinadora:

Barcelona Supercomputing Center

L'acció s'articula en sis projectes:

Disseny i implantació d'un processador fora d'ordre. Disseny, codificació i verificació del processador que serà el nucli de l'acció de l'aliança i a sobre el qual s'afegiran els diversos acceleradors.
Seguretat post-quàntica i tècniques de virtualització. Molts dels criptosistemes actuals (seguretat informàtica) es veuran amenaçats per la potència de la computació quàntica. Els investigadors analitzaran nous esquemes criptogràfics i en dissenyaran un per al processador del projecte.
Arquitectures de computadors per accelerar aplicacions d'anàlisi genòmica. Disseny de noves arquitectures per a l'anàlisi de dades genòmiques a gran escala, amb importants aplicacions en el camp de la medicina personalitzada.
Acceleració d'aplicacions d'automoció amb computació aproximada en tecnologia FDSOI. Ús de la computació aproximada (hardware que no sempre respon amb el cent per cent d'exactitud però que redueix el consum d'energia) per a una millor combinació rendiment-consum en els vehicles de conducció autònoma.
Integració, layout i fabricació de prototips i plataforma de test. Integració dels diversos blocs per a desenvolupar el processador RISC-V i els acceleradors dissenyats, així com una plataforma de prova per corroborar que el processador funcioni correctament.
Difusió i transferència tecnològica. Comunicació dels resultats del projecte i explotació de la patent a través de contractes de llicència.

Grups de recerca de la UPC que participen en l'agrupació

L'equip d'investigadors de la UPC que participa en aquest projecte pertany als departaments d'Enginyeria Electrònica i d'Arquitectura de Computadors, sota la responsabilitat de Miquel Moreto.

Grup de Circuits i Sistemes Integrats d'Altes Prestacions (HIPICS)
Grup de Computació d'Altes Prestacions (CAP)
Virtualisation and Operating Systems (VIRTUOS)

Entitats beneficiàries de l'agrupació

Aquest projecte està cofinançat pel Fons Europeu de Desenvolupament Regional de la Unió Europea en el marc del Programa Operatiu FEDER de Catalunya 2014-2020 amb un ajut de 2.000.000,00 €.